

OPONENTSKÝ POSUDOK HABILITAČNEJ PRÁCE

Autor habilitačnej práce: **Ing. Michal TURČANÍK, PhD.**

Názov habilitačnej práce: Parciálna rekonfigurácia číslicových systémov

Študijný odbor: 8.4.6. vojenské spojovacie a informačné systémy

Pracovisko: Akadémia ozbrojených súl gen. M. R. Štefánika

Oponent: **prof. Ing. František ADAMČÍK, CSc.**

Pracovisko: Technická univerzita v Košiciach, Letecká fakulta, Katedra avioniky, Rampová 7,
041 21 Košice

Habilitačná práca „Parciálna rekonfigurácia číslicových systémov“, predložená Ing. Michalom Turčaníkom, PhD., je spracovaná vo forme vedeckej monografie a spĺňa podmienky stanovené v § 1 ods. 3 Vyhlášky MŠ SR č.457/2012 Z. z. a Vyhlášky MŠ SR č. 6/2005 Z. z. o postupe získavania vedecko-pedagogických titulov alebo umelecko-pedagogických titulov docent a profesor. Vedeckú monografiu autor publikoval v roku 2014 ako svoju pôvodnú prácu, ktorá bola pred vydaním recenzovaná tromi posudzovateľmi – významnými odborníkmi z odboru. Vedecká monografia svojou formou aj obsahom spĺňa všetky požiadavky kladené na tento druh špecializovaných vedeckých diel. Prezentáciu výsledkov svojej vedeckej práce autor naplnil aj jej štruktúrou – od stanovenia cieľov práce, až po ich naplnenie.

Aktuálnosť témy habilitačnej práce

V predloženej práci autor rieši vysoko aktuálnu problematiku rekonfigurovateľných číslicových systémov a architektúr na báze programovateľných obvodov (počtom programovateľných hradlové polí FPGA a programovateľných logických zariadení CPLD).

Práca svojim obsahom a zameraním úzko korešponduje s odborom habilitácie a s aktuálnymi tendenciami v oblasti rozširovania tohto druhu hardvérových produktov, ktorých hlavnou výhodou je možnosť naprogramovania po výrobe, podľa konkrétnej aplikácie. Podľa posledných prieskumov o trendoch a rozsahu ich využitia, predstavujú v nasledujúcej dekáde jeden z klúčových segmentov v rozvoji informačných technológií v celom rozsahu priemyslu.

Formálna a obsahová úroveň habilitačnej práce

Habilitačná práca je napísaná v slovenskom jazyku a jej formálna úroveň spĺňa kritéria na práce tohto charakteru. Spracovaná je prehľadne a zrozumiteľne na 153 stranách, s členením do 6 hlavných kapitol a 29 strán príloh. Problematika je prezentovaná postupne, metodicky, obsahovo s logickou nadväznosťou. Ciele a štruktúru práce autor jednoducho a jasne popisuje v úvodnom predhovore a dopĺňa v záverečnej kapitole, v ktorej naznačuje aj možné pokračovanie a zameranie ďalšej práce. V prehľade literatúry je uvedených 77 zdrojov, z nich 31 publikovaných prác autora, čo potvrdzuje, že sa danej problematike venuje dlhodobejšie.

Z hľadiska spracovania obsahu je ju možné rozdeliť do troch celkov. V prvom z nich (kap. 1, 2 a 3) autor sústredil základné informácie z oblasti programovateľných obvodov. Definoval požiadavky a kritériá pre ich použitie k realizácii číslicových systémov a špecializovaných architektúr, prezentoval všeobecnú charakteristiku programovateľných logických polí a najčastejšie používané metódy implementácie programovateľných obvodov a uviedol analýzu súčasného stavu v oblasti parciálnej dynamickej rekonfigurácie číslicových systémov a architektúr.

V druhom bloku (kap. 4 a 5) autor sústredil metodicky informácie o postupe návrhu a realizácie parciálnej rekonfigurácie v obvodoch typu FPGA na báze technológií a vývojových nástrojov americkej firmy Xilinx, ktorá je v súčasnosti najväčším výrobcom programovateľných obvodov. K vývoju procesorového systému s implementáciou parciálnej rekonfigurácie bola využitá univerzálna architektúra na báze obvodu Xilinx Virtex 5 a softvérové prostredie Xilinx Platform Studio. Súčasťou prezentovaných informácií tejto časti práce je aj časová analýza parciálnej rekonfigurácie obvodov typu FPGA a časový model zohľadňujúci rekonfiguráciu realizovanú obvodom Xilinx.

V treťom bloku práce (kap. 6) autor uvádza praktický návrh adaptívneho hardvérového systému, ktorým je procesor riadený prúdom údajov. Využitím informácií z predchádzajúcich kapitol je postupne uvedený praktický návrh riadiacej, operačnej a vstupno-výstupnej časti procesora riadeného prúdom údajov a popis jeho činnosti pri realizácii programu. Navrhnutý procesor umožňuje riadené vytváranie štruktúry a vykonávanie programu, ktoré je obmedzené dostupnými hardvérovými prostriedkami. Zrealizovanú aplikáciu dopĺňajú v prílohách práce vývojové diagramy a zdrojové kódy vybraných jednotiek procesora riadeného prúdom údajov v jazyku VHDL.

Monografia už pred jej publikovaním prešla oponentským konaním. Neobsahuje žiadne formálne chyby (až na 2 preklepy: str. 117 – 4. odst., 1. veta ... Pre navrhnutý procesora ..., 3. veta ... možno použité ...).

Prínosy habilitačnej práce

Za hlavné prínosy práce je možné považovať:

- zhodnotenie súčasného stavu v oblasti rekonfigurácie číslicových systémov a architektúr so zameraním na detailné poznanie vlastností a metód implementácie rekonfigurovateľných logických obvodov,
- systémový prístup k skúmaniu problematiky a vytvorenie metodiky pre realizáciu systémov s parciálnou dynamickou rekonfiguráciou,
- návrh adaptívneho hardvérového systému na báze procesora riadeného prúdom údajov.

Podnet formulovalené v práci pre ďalšie skúmanie:

- možnosť použitia genetických algoritmov a produkčných systémov na optimalizáciu štruktúry procesora riadeného tokom údajov,
- využitie genetických algoritmov v etape komplikácie programu,
- integrácia produkčných systémov do štruktúry procesora riadeného tokom údajov.

Záverečné hodnotenie

Oponovaná habilitačná práca je pôvodou monotematickou prácou opierajúcou sa o vedecký výskum. Zameriava sa na ucelený a systematický rozbor problematiky rekonfigurovateľných logických obvodov. Je spracovaná na vysokej vedecko-výskumnnej a odbornej úrovni a celkovo ju hodnotím pozitívne. Habilitant na základe predložených výsledkov preukázal veľmi dobré znalosti riešenej problematiky. Oceníť je možné formulovanie odborného problému a komplexný prístup autora k jeho riešeniu, čo potvrdzuje, že sa tejto oblasti venuje dlhodobo a systematicky.

Habilitačná práca má teoreticko-analytický aj metodický prínos, obsahuje vlastné závery a prínosy autora k skúmanej problematike. Je ju možné využiť ako východzí materiál pre ďalšie skúmanie popisovanej problematiky, ale aj ako študijný materiál v rámci prípravy odborníkov v danej oblasti. Vzhľadom na profesionálnu oblasť, v ktorej autor pôsobí, je nepochybne prínosom aj pre oblasť vojenských aplikácií.

K habilitačnej práci Ing. Michala Turčaníka, PhD. nemám zásadné pripomienky. V súlade s krátkym zhrnutím jeho predstáv o ďalšom zameraní aktivít v riešenej oblasti v záverečnej časti habilitačnej práce (str. 116 + 117) odporúčam, aby habilitant zaujal stanovisko k možnostiam využitia prostriedkov a metód umelej inteligencie v oblasti optimalizácie štruktúry adaptívneho systému realizovaného obvodmi typu FPGA.

Predložená práca má charakter habilitačnej práce a spĺňa podmienky kladené na úroveň habilitačných prác. Je spracovaná s vysokou vedeckou a pedagogickou erudíciou, prináša nové poznatky a preto ju odporúčam na obhajobu pred habilitačnou komisiou. Habilitant Ing. Michal Turčaník, PhD. spína podľa môjho názoru všetky podmienky kladené na udelenie titulu docent.

V Košiciach 10.1.2018

prof. Ing. František ADAMČÍK, CSc.